Tooprogram.ru

Компьютерный справочник
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Устройство управления с жесткой логикой

Устройство управления с жесткой логикой

Управляющее устройство с «жесткой» логикой управления операционным блоком, то есть реализованное аппаратно, представляет собой так же как и УУ с программируемой логикой, конечный автомат. Для каждой операции, задаваемой, например, кодом операции команды на входе, строится набор комбинационных схем, которые в нужных тактах возбуждают соответствующие управляющие сигналы. Иначе говоря, строится конечный автомат, в котором необходимое множество состояний реализуется на запоминающих элементах, а функции переходов и выходов А и В реализуются с помощью комбинационных логических схем. В УУ с программируемой логикой управляющие сигналы подаются в операционный блок непосредственно с ПЗУ. Логические схемы УУ вырабатывают распределенные во времени управляющие, функциональные сигналы. В отличие от УУ с хранимой в памяти последовательностью операций у этих автоматов можно изменить логику работы только путем переделок схем автомата. Типичная структурная схема УУ с жесткой логикой показана на рис.2.1.5. В состав схемы входят регистр кода операции РгКОП, являющийся частью регистра команд, счетчик тактов СчТ, дешифратор тактов ДшТ и дешифратор КОП — ДшКОП, а также логические схемы ЛС образования управляющих функциональных сигналов. На СчТ поступают сигналы от блока синхросигналов, и счетчик с каждым сигналом меняет свое состояние. Состояния счетчика представляют номера тактов, изменяющиеся от 1 до n. ДшТ формирует на i-м выходе единичный сигнал при i-м состоянии счетчика, то есть во время i-го такта.

Рисунок 2.1.5. Структура устройства управления с «жесткой» логикой

ДшКОП вырабатывает единичный сигнал на j-м выходе, если должна исполняться j-я команда. Если на ЛС поступают две лог. «1» с ДшКОП и ДШТ, образуется управляющий сигнал. ЛС образования управляющих сигналов для каждой команды возбуждают формирователи управляющих функциональных сигналов для выполнения требуемых в данном такте микроопераций. Принцип построения ЛС образования управляющих сигналов поясняется на рис. 2.1.6, где показан фрагмент ЛС, обеспечивающей выработку управляющего сигнала Vк в i-м и n-м тактах выполнения j-ой команды. В общем случае значения управляющих сигналов зависят еще и от осведомительных сигналов u, отражающих ход вычислительного процесса — признаки, слово состояния и др. Для реализации этих зависимостей элементы, представленные на рис. 2.1.6, берутся многовходовыми и на них заводятся показанные пунктиром требуемые сигналы логических условий. Если, например, необходимо, чтобы при выполнении j-ой команды управляющий сигнал Vк появлялся в i-м такте только при значениях осведомительных сигналов u1=0 и u3=1, а в n-м такте всегда, то на логическую схему, вырабатывающую Vк, необходимо подать сигналы u1, и u3 . Недостатком рассмотренных схем является одинаковое число тактов для всех команд. Это требует выравнивания числа тактов исполнения команд по наиболее «длинной» команде, что ведет к непроизводительным затратам времени. Для устранения этого недостатка ЛС строят с использованием нескольких счетчиков тактов. Однокристальные наборы МП серий К536, К580, К581, К586, К588, К1801 и К1810 имеют УУ с жесткой логикой управления операционным блоком.

Рисунок 2.1.6. Схема образования управляющих сигналов в зависимости от осведомительных сигналов

Не нашли то, что искали? Воспользуйтесь поиском:

Лучшие изречения: Студент — человек, постоянно откладывающий неизбежность. 11310 — | 7590 — или читать все.

Устройство управления с жесткой логикой

Организация управления процессом обработки информации

Устройство управления выполняет две основные функции:

1. Управление выполнением операции

2. Выборка команд программы в нужной последовательности

Каждая команда представляет собой совокупность микроопераций, реализуется команда микропрограммой, выполняется за несколько тактов, причем в каждом такте может быть одна или несколько микрокоманд. Под рабочим тактом понимается интервал времени, отведенный на выполненные микрооперации.

Для реализации команды нужно подать на управляющие входы операционного блока соответствующие управляющие сигналы.

Существует 2 подхода организации управления выполнения операции:

1) Управляющий автомат с жесткой логикой или аппаратное управление.

2) Управляющий автомат с микропрограммной логикой или микропрограммное управление.

Для 1 каждой микрооперации строится набор комбинационных схем, которая формирует сигналы управления на определенных тактах.

Для 2 Каждой управляющей операции ставится в соответствие совокупность хранимых в памяти слов и микрокоманд, каждая микрокоманда содержит информацию, во-первых о тех микрооперациях которые нужно выполнить в течении 1 машинного такта, и во-вторых, указания на следующую микрокоманду.

Общая схема организации , выглядит следующим образом:

В любом случае код операции, подлежащий выполнению, должен быть расшифрован.

  • При аппаратном управлении код операции попадает в дешифратор.
  • При микропрограммном управлении код операции попадает сначала в управляющую память

Управление с жесткой логикой

Управляющие автоматы с жесткой логикой представляют собой логические схемы, вырабатывающие собой управляющие сигналы. Типовая структурная схема управляющего автомата с жесткой логикой выглядит следующим образом:

Регистр кода операции является частью регистра кода команд и задает код исполняемой команды.

Читать еще:  Жесткий диск информация

Дешифратор кода операции — вырабатывает единичный сигнал на j выходе, если выполняется j операция. Выборка алгоритма управления.

Счетчик тактов — с каждым тактом меняет свое состояние либо в сторону увеличения, либо в сторону уменьшения. Номера тактов от 1 до n.

Дешифратор тактов – активизирует выход, соответствующий номеру тактов.

Логические схемы – для каждой команды возбуждают формирователи управляющих сигналов, для выполнения требуемой в данном такте микрооперации.

Схема образования управляющих сигналов выглядит следующим образом:

Главным недостатком такой схемы является то, что

1) на выполнение различных команд отводится одинаковое количество тактов

2) Логику работы такого управляющего автомата , можно изменить только путем перестраивания схем, от сюда следует что система команд микропроцессором с аппаратным управлением – фиксировано.

Основным достоинством аппаратного управления является высокое быстродействие. Такие автоматы чаще всего используются в микропроцессорах типа RISC.

Для формализации работы управляющего автомата и синтеза оптимального варианта используется описание работы операционного блока в виде микропрограммы или графа, последующим построением соответствующего управляющего автомата.

Пример схемы управляющего автомата мили:

Управление с микропрограммной логикой.

В большинстве современных процессоров управляющие автоматы с микропрограммной логикой используются только совместно с аппаратным управлением. В отличие от аппаратного управления, где управляющие сигналы формируются логическими схемами в зависимости от входных сигналов и состояния автомата в микропрограммной управлении управляющие сигналы хранятся в запоминающем устройстве или памяти микрокоманд.

Схема автомата с микропрограммным управлением:

Набор входных значений U(t), Z(t), q(t) – можно отождествить с адресом управляющей памяти, в которой хранятся выходные сигнала управления V(t) и следующее состояние автомата q(t).

Работа автомата выглядит следующим образом: тактирование автомата осуществляется по синхросигналу

CLK=1 – такт CLK = 0 –пауза

Состояние автомата меняется в паузах и определяется набором значений переменных q(t).

Пусть в такте t регистр адреса микрокоманды РгМК записаны U(t), Z(t), q(t). В регистре микрокоманд находится управляющий сигнал V(t). В паузе перед тактом t+1 в регистре адреса микрокоманды эти значения сохраняются, а из управляющей памяти выбираются сигналы V(t+1). Значения сразу записываются в регистр РгМК при появлении такта CLK=1 , на выходе РгМК формируется сигнал V(t+1), которое инициирует выполнение операции в операционном блоке. И следующее состояние команды q(t+1). *** после этого рабочий цикл повторяется.

Тактовый сигнал CLK воздействует так же на операционный блок, обеспечивая восприятие сигналов управления только в момент такта. Управляющая память может быть как постоянным так и оперативным запоминающим устройством. Если память является оперативным запоминающим устройством, это позволяет загрузить в микропроцессор любую систему команд.

Схема формирования адреса следующей микрокоманды служит для устранения эффекта большой управляющей памяти, она переадресует повторяющиеся адреса микрокоманд в одну ячейку памяти, тем самым сокращая объем управляющей памяти и памяти микрокоманд. По скольжу регистр адреса микрокоманд имеет очень большую разрядность, то и управляющая память получается большой ёмкости. Большая часть микрокоманд исполняются, как правило, последовательно. Это приводит к тому, что группа адресов будет ссылаться на одну и ту же ячейку памяти следующей микрокоманды. Например необходимо проверить содержимое знака регистра

2 3 =8 – адресов ссылаются на 1 микрокоманду. При этом фактически в формировании адреса участвует только старший бит признака, а остальные могут принимать абсолютно произвольные значения. В этом случае для нашего примера получается, что 2 3 = 8 – адресов ссылаются на 1 микрокоманду.

Для устранения эффекта большой УП используют схему формирования адреса МК, которая переадресует повторяющиеся адреса МК в одну ячейку памяти, тем самым, сокращая необходимый объем памяти микрокоманд.

Устройства управления с жесткой логикой

Обычно тип микропрограммного автомата (МПА), формирующего сигналы управления, определяет название всего УУ. Так, УУ с жесткой логикой управления имеет в своем составе МПА с жесткой (аппаратной) логикой. При создании такого МПА выходные сигналы управления реализуются за счет однажды соединенных между собой логических схем.

Непосредственно по графу микроалгоритма может быть построено УУ на линиях задержки сигналов. При этом операторным вершинам графа заменяются линиями задержки, величина которых соответствует длительности инициируемой в данной вершине микрооперации. Условные вершины, проверяющие логические условия (флаги) заменяются элементами И, а объединения ребер графа — элементами ИЛИ. Применению подобного подхода препятствует низкая технологичность линий задержки при использовании интегральных технологий.

Типичная структура микропрограммного автомата с жесткой логикой управления показана на рис. 1.

Исходной информацией для УУ служат: содержимое регистра команды, флаги, тактовые импульсы и сигналы, поступающие с шины управления.

Рис. 1. Микропрограммный автомат с жесткой логикой

Код операции, хранящийся в РК, используется для определения того, какие СУ и в какой последовательности должны формироваться, при этом, с целью упрощения логики управления, желательно иметь в УУ отдельный логический сигнал для каждого кода операции (I, I1,…, Ik) . Это может быть реализовано с помощью дешифратора. Дешифратор кода операции преобразует j-й код операции, поступающей из регистра команды (РК), в единичный сигнал на j-м выходе.

Читать еще:  Считывание информации с жесткого диска

Машинный цикл выполнения любой команды состоит из нескольких тактов. Сигналы управления, по которым выполняется каждая микрооперация, должны вырабатываться в строго определенные моменты времени, поэтому все СУ «привязаны» к импульсам синхронизации (СИ), формируемым узлом синхроимпульсов. Период СИ должен быть достаточным для того, чтобы сигналы успели распространиться по трактам данных и другим цепям. Каждый СУ ассоциируется с одним из тактовых периодов в рамках машинного цикла. Узел синхроимпульсов после завершения очередного такта работы добавляет к содержимому счетчика тактов единицу. К выходам счетчика подключен дешифратор тактов, с которого и снимаются сигналы тактовых периодов: T1. Tn. В i-м состоянии счетчика тактов, то есть во время i-го такта, дешифратор тактов вырабатывает единичный сигнал на своем i-м выходе. При такой организации в УУ должна быть предусмотрена обратная связь, с помощью которой по окончании цикла выполнения команды счетчик тактов опять устанавливается в состояние T1.

Дополнительным фактором, влияющим на последовательность формирования СУ, являются состояние осведомительных сигналов (флагов), отражающих ход вычислений, и сигналы с шины управления. Эта информация также поступает на вход УУ, причем каждая линия здесь рассматривается независимо от остальных. Принцип построения логических схем формирования управляющих сигналов поясняется на рис. 2. Здесь показан фрагмент схемы, обеспечивающей выработку управляющего сигнала Сk в i-м и s-м тактах выполнения команды с кодом операции j, причем сигнал Сk появляется в i-м такте только при значениях осведомительных сигналов x1 = 1 x2 = 1, a s-м такте всегда.

Рис. 2. Фрагмент схемы формирования сигналов управления.

Процесс синтеза схемы МПА с жесткой логикой называется структурным синтезом и разделяется на следующие этапы:

· выбор типа логических и запоминающих элементов;

· кодирование состояний автомата;

· синтез комбинационной схемы, формирующей выходные сигналы.

Чтобы определить способ реализации МПА с жесткой логикой, необходимо описать внутреннюю логику УУ, формирующую выходные сигналы управления, как булеву функцию входных сигналов.

Как известно, задача синтеза автомата сводится к синтезу комбинационной схемы путем построения системы логических функций с последующей их минимизацией.

Устройство управления с жесткой логикой

В настоящее время известно большое количество схемных реализаций устройств управления на основе «жесткой» логики. В качестве примера можно было бы привести упрощенную структуру одного из простейших вариантов УУ, построенного на базе ПЛМ и регистра (рис. 3.6).

Рис. 3.6. Упрощенная структурная схема варианта реализации устройства управления на основе ПЛМ и регистра

Команда, выбранная из оперативного запоминающего устройства, а точнее — ее часть, представляющая код операции, записывается в регистр команды (IRG — Instruction Register) и хранится в нем в течение всего времени выполнения команды. С помощью дешифратора команд (IDC — Instruction Decoder) код операции расшифровывается и запускает конечный автомат, построенный на элементах памяти – триггерах регистра RG и комбинационной схеме PLM, реализующей функции возбуждения триггеров и функции выходов – управляющие сигналы.

Основным узлом рассматриваемого устройства управления является ПЛМ, на которую в качестве входной информации подаются:

— стартовый сигнал, запускающий автомат, реализующий микропрограмму, выполняющую команду, код которой загружен в IRG;

— информация о текущем состоянии автомата непосредственно с RG, изменяющаяся в каждом такте;

— логические условия из операционного устройства;

— сигналы о прерываниях.

Таким образом, в каждом такте на ПЛМ поступает такая совокупность входных сигналов, которая необходима и достаточна для однозначного определения всех выходных управляющих сигналов в каждом такте выполняемой команды. Совокупность выходных сигналов ПЛМ и является сигналами управления операционными устройствами.

Среди других схемных реализаций устройства управления с «жесткой» логикой можно также назвать устройства на основе ПЛМ и вычитающего счетчика, в который загружается число тактов выполняемой команды, постоянного запоминающего устройства (ПЗУ) с произвольной выборкой и счетчика тактов, ПЗУ с произвольной выборкой и регистра и др.

Здесь мы не будем рассматривать все эти варианты. Отметим общие особенности, которые свойственны устройствам управления на основе «жесткой» логики:

— ограниченный набор команд, обусловленный тем, что с увеличением числа команд существенно возрастает сложность устройства управления;

— набор команд фиксирован, другими словами — внутреннее программирование недоступно пользователю;

— малые временные задержки в УУ при формировании сигналов управления, что является одним из факторов, обеспечивающих высокое быстродействие УУ.

Задача синтеза УУ (см. рис. 3.6) заключается в определении логических функций, составляющих комбинационную схему PLM. Для этого составляется таблица переходов автомата по алгоритму выполнения команды. Затем по полученной таблице определяются функции возбуждения триггеров. Полученные функции реализуются в элементном базисе PLM.

Читать еще:  Биос на ноутбуке lenovo b590

35.Машинный такт соответствует одному периоду импульсов тактового генератора и является основной единицей измерения времени выполнения команд процессором.

Машинный цикл состоит из нескольких машинных тактов. Машинный цикл – это время, необходимое для выполнения одной команды.

Машинный цикл может отличаться для разных команд. Для простых команд может потребоваться всего 1-2 машинных такта. В то время как для сложных команд, таких как умножение, может потребоваться до 50 машинных тактов и более. Это очень важный момент. Когда вы будете писать реальные программы, которые очень критичны к быстродействию, следует помнить о том, что разные команды требуют соответствующего времени работы процессора. То есть одни и те же действия можно выполнить, например, за 100 машинных тактов, а можно и за 20. Это зависит от опыта и квалификации программиста, а также от конкретных задач.

Доработка программы таким образом, чтобы она выполнялась максимально быстро (то есть для её выполнения требовалось как можно меньше машинных тактов) называется оптимизация по быстродействию. В таких случаях часто приходится чем-то жертвовать, например, усложнять программу или увеличивать её размер. Есть и другие типы оптимизации, например, оптимизация по размеру. В этом случае обычно жертвуют быстродействием, чтобы получить программу с минимальным размером исполняемого файла. Выбор оптимизации зависит от конкретной задачи. Вопросы оптимизации будут рассмотрены в соответствующем разделе.

36. Шина расширения — компьютерная шина, которая используется на системной карте компьютеров или промышленных контроллеров, для добавления устройств (плат) в компьютер.

Локальная шина это совокупность компьютеров связаных между собой кабелем называемым «локальная сеть»
локальная шина позволяет связыватся с любым компьютером находящимся в этой сети.

АРБИТРАЖ ШИНЫ
До этого момента мы неявно предполагали, что существует только одно задающее устройство шины — центральный процессор. В действительности микросхемы ввода-вывода могут становиться задающими устройствами при считывании информации из памяти и записи информации в память. Кроме того, они могут вызывать прерывания. Сопроцессоры также могут становиться задающими устройствами шины. Возникает вопрос: «Что происходит, когда задающим устройством шины становятся два или более устройства одновременно?» Чтобы предотвратить хаос, который может при этом возникнуть, нужен специальный механизм, называемый арбитражем шины. Арбитраж может быть централизованным или децентрализованным. Рассмотрим сначала централизованный арбитраж. Простой пример централизованного арбитража показан на рис. 3.37, а. В данном примере один арбитр шины определяет, чья очередь следующая. Часто механизм арбитража встраивается в микросхему процессора, но иногда используется отдельная микросхема. Шина содержит одну линию запроса (монтажное ИЛИ), которая может запускаться одним или несколькими устройствами в любое время. Арбитр не может определить, сколько устройств запрашивают шину. Он может определить только факт наличия или отсутствия запросов.

37. Шина – это основная шина, которая используется для передачи информационных кодов между всеми устройствами микропроцессорной системы.

Интерфейс системной шины

Физически системная магистраль представляет собой параллельные проводники на материнской плате, которые называются линиями. Но это еще и алгоритмы, по которым передаются сигналы, правила интерпретации сигналов, дисциплины обслуживания запросов, специальные микросхемы, обеспечивающие эту работу. Весь этот комплекс образует понятие интерфейс системной магистрали или стандарт обмена.

Исторически все интерфейсы СМ ведут свою родословную от стандарта IBM MULTGBUS, для которого фирмой был разработан комплект микросхем (chipset). Этот стандарт мог обслуживать передачу 8- и 16-битовых данных, работать в мультипроцессорном режиме с несколькими ведущими устройствами. Понятие “ведущее/ведомое устройство” могло динамически переопределяться с помощью сигналов управления (например, контроллер ПДП в режиме программирования — ведомое устройство, а в активном режиме -ведущее). Для этого стандарта характерно наличие следующих линий: 20 линий адресов, 16 линий данных, 50 управляющих и служебных линий. Новости.Во всех городах России наш forex форум.

Для IBM PS-2 разработанстандарт Микроканал — МСА (Micro Channel Architecture) в 1987 г. В нем 24-разрядная шина адреса. Шина данных увеличена до 32 бит. Отказались от перемычек и переключателей, определяющих конфигурацию технических средств, и ввели CMOS-память (Complementary Metal Oxyde Semicondactor), позволяющую хранить эту информацию и при отключении питания. Все оборудование, подключаемое к системной магистрали, содержит специальные регистры POS (Programmable Option Select), позволяющие конфигурировать систему программным путем. При тактовой частоте 10 МГц скорость передачи данных составляла 20 Мбайт/с.

38. Устройства ввода-вывода подключаются к системе через порты. Могут существовать два адресных пространства: пространство памяти и пространство ввода-вывода. Порты, как правило, отображаются в адресное пространство ввода-вывода и иногда – непосредственно в адресное пространство памяти. Использование того или иного адресного пространства определяется типом команды, выполняемой процессором, или типом ее операндов.

39. Характеристики процессора:

Ссылка на основную публикацию
Adblock
detector